This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-153044

(43) Date of publication of application: 01.07.1991

(51)Int.CI.

H01L 21/331 H01L 21/74 H01L 21/76

HO1L 21/76

(21)Application number: 01-293302

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

10.11.1989


(72)Inventor: SATSUMA KAZUMASA

(54) DIELECTRIC ISOLATION SUBSTRATE

(57)Abstract:

PURPOSE: To enhance a current-amplification factor, to stabilize the current- amplification factor, to improve an electricity-applying capacity and to sharply improve an ON resistance by a method wherein a diffusion layer functioning as a collector layer is formed at a boundary region to a dielectric layer in a single-crystal silicon region.

CONSTITUTION: A dielectric isolation substrate is provided with a diffusion layer (a P-type diffusion layer 12) functioning as a collector layer at a boundary region to a dielectric layer (a silicon oxide film 5) in a single-crystal silicon region (a single-crystal silicon island 14). Since holes injected into a base from an emitter reach the diffusion layer functioning as a collector, most of emitter currents contribute to collector currents.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19日本国特許庁(JP)

①特許出願公開

® 公開特許公報(A) 平3-153044

⑤Int.Cl.5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月1日

H 01 L 21/331 21/74 21/76 29/73

7638-5F D 7638-5F

8225-5F H 01 L 29/72

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称

誘電体分離基板

②特 頭 平1-293302

②出 願 平1(1989)11月10日

⑪発 明 者 薩 摩

和正

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄

外2名

明 細 ま

1. 発明の名称

誘電体分離基板

2. 特許請求の範囲

支持基板の一面側に複数の単結晶シリコン領域を配設し、当該単結晶シリコン領域の上記支持基板側を誘電体層で被って電気的に互いに分離して構成した誘電体分離基板において、上記単結晶シリコン領域における誘電体層との境界領域にコレクク層として機能する拡散層を設けたことを特徴とする誘電体分離基板。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えばバイポーラトランジスタ等で 構成される誘電体分離型集積回路に用いられる誘 電体分離基板に関するものである。

(従来の技術)

第3図(a)~(h)を用いて従来の技術を説明する。

従来の誘電体分離基板は、<100>方位のN

型のシリコン基板1にエッチングマスクとなるシ リコン酸化膜2を成長させ、そのシリコン酸化膜 2 を所定の分離溝の形状にパターニングする (a)。 続いて、KOH(水酸化カリウム)を用いてシリ コンを異方性エッチングすることにより分離溝 3 を形成する(b)。そうして、エッチングマスク である酸化幕2を除去した後に、分離溝を含むエ ッチッグ海全面に不純物であるアンチモンを拡散 することによりN型の拡散層4を形成する。そう して、電気的な分離を行うために 1.5~2.0 μm 程度の厚みのシリコン酸化脱5を成長させる(c)。 統いて、このシリコン酸化膜5の上にエッチング 溝を埋めるようにして 5 0 0 μ m 程度の厚い多結 晶シリコン層 6 を成長させる(d)。この多結晶 シリコン暦 6 は後に単結晶島を機械的に支持する ための基板として機能する。そして、単結晶側の 面を基準面として第3図(4)においてA-A* で示されるような面に多結晶シリコン層6面を研 磨し、統いて今度はこの面を基準面として図中の B-B'で示されるような面まで単結晶シリコン

基板1個の面を研磨する(e)。この単結品シリコン基板1面を研磨する際に、図で示されるように反対面側に成長させた多結品シリコン領域が単結晶シリコン面に露出するまで研磨することにより、単結晶為7を互いに電気的に地縁することが可能となる。

このようにして製造される従来の誘電体分離基板を用いて作られるパイポーラPNPトランジスクについて続いて説明する。

第3図(e)で得られた誘電体分離基板に、ボロン(不純物)を拡散することによりエミック領域 3 2 が同時に形成される(1)。続いて、リンを拡散することに出極し、コス領域 1 0 が形成される(8)。そして電極り出し用の孔をシリコン飲化股 8 に開けた後に、アルミニウムによりエミッタ、コレクタ、ベースようの配線 1 1 1 1 1 2 1 1 3 が形成されてバイボーラ P N P トランジスクが完成する(h)。(発明が解決しようとする課題)

このような模型構造のPNPトランジスタにお

また、トランジスタの電流増幅率がシリコン表面近傍におけるホールの拡散電流によって左右されるために、酸化膜・シリコン界面の性質に大きく依存することになり、先に述べた誘電体基板の製造方法における単結晶シリコンの研磨条件によって、トランジスタの電流増幅率が大きくばらつ

く原因にもなっていた。

さらに、トランジスク動作に寄与する領域がエミッタとコレクタが対向する部分、つまり拡散領域の端部に制限されるために、トランジスク全体が占める面積に対する動作領域の比率が小さく、トランジスタの通電能力が著しく制限されるという問題もあった。

この発明は上記のような問題点を解決するためになされたもので、電流増幅率の向上、電流増幅率の安定化、及び通電能力の改善を図れるとともにオン抵抗の大幅な改善を図れるトランジスタを実現することができる誘電体分離基板を提供することを目的とする。

(課題を解決するための手段)

この発明に係る誘電体分離基板は、単結晶シリコン領域(単結晶シリコン島14又は24)における誘電体層(シリコン酸化膜 5) との境界領域にコレクタ層として機能する拡散層(P型拡散層12又は23)を有したことを特徴とするものである。

(作用)

エミッタからベース中に注入されたホールは、 コレクタとして機能する拡散層に到達するので、 エミッタ電流の大部分がコレクタ電流に寄与する ことになる。

(実施例)

第1図 (a) ~ (j) により、本発明の一実施 例を説明する。

さらに、P型拡散層12とN型拡散層13の形

成順序を逆にしても同様である。 続いて、エッチ ングマスクとなるシリコン酸化膜2を形成し、所 定の形状にパターニングする(c)。従来技術と 同様にして、KOHによりシリコンを異方性エッ チングすることにより分離溝3を作成する (d)。 続いて、この分離溝3を含めた全面に、単結品シ リコン島を互いに電気的に絶縁するためのシリコ ン酸化膜 (誘電体層) 5を1.5~2.0μm成長さ せる(c)。そして、このシリコン酸化膜5の上 にエッチング海を埋めるようにして500μm程 度の厚い多結晶シリコン階6を成長させる(1)。 この多結晶シリコン層もは後に単結晶シリコン島 (単結晶シリコン領域) を機械的に支持するため の基板として機能する。そして、単結晶シリコン 基板1個の面を基準面として第1図(1)におい てA-A'で示されるような面に多結晶シリコン 層6面を研磨加工し、統いて今度はこの面を基準 面として図中のB-B.で示されるような面まで 単結晶シリコン基板1側の面を平らに研磨加工す る(8)。この際、従来の誘電体分離基板の製造

方法と同様に、厚く成長させた多結品シリコン領域が反対側の単結晶シリコン面に露出するまで研 関することにより、単結晶シリコン島 1 4 と 1 5 とを互いに電気的に絶縁することが可能となる。 このような誘電体分離基板を用いれば、パイポー ラPNPトランジスタは次のようにして製作される。

まず、第1図(8)で完成した誘電体基板に、 ボロンを深く拡散することにより、下面のP型拡 散暦12への導通部分となる導通部16を形成する(h)。引き続きボロンを拡散することにより エミック領域17を、そしてリンを拡散すること によりベース領域18を形成する(i)。そして、 最後に電極取り出し用の孔をシリコン酸化設に関 け、アルミニウムによりエミック、ベース、コレ ククのそれぞれの電極(配線)19、20、21 を形成し、トランジスタが完成する(j)。

このような構造のトランジスクでは、エミックからベース中に注入されたホールは、そのままエミック層と対向する下面のコレクタ層へと拡散す

第2図(a)~(i)に示すのは、本発明による他の実施例である。この例でも同様にして、
<100>方位のN型単結晶シリコン基板1を用いている。まず、単結晶シリコン基板1の表面全面にリンを拡散することによりN型拡散層22を形成したN型拡散層22よりも後く、かつ高違度のボロンを拡散することによりP型拡散層23を

まず、第2図(d) で完成した誘電体分離基板 にポロンを拡散することにより、下面のP型拡散 層23への電気的な導通部16を形成する(e)。 続いて、高濃度のポロンを拡散することにより絶 緑ゲートバイポーラトランジスクのポディ領域 本発明による誘電体分離基板を用いた絶縁ゲートバイポーラトランジスタ構造においては、下面のP型拡散層(P型アノード層) 2 3 の上に高温度のN型拡散層 2 2 が存在するために、電圧阻止はこのN型拡散層 2 2 によって伸びを阻止される。このため、アノード領域とボディ領域の間の距離が小さくても有効にパンチスルー降伏を避けるこ

とが可能となる。このことは、アノード領域とボディ領域の間の距離が大きくなることによる、ドリフト領域の電導度変調効果の減少、つまり絶縁ゲートバイポーラトランジスタのオン抵抗の増大が避けられることを意味する。このように、本発明による誘電体分離基板を用いることにより、低いオン抵抗を持つ絶縁ゲートバイポーラトランジスタを製造することが可能となる。

上記実施例によれば、互いに分離された単結品シリコン島の下面にP型拡散層を形成することにより、この下面のP型拡散層をPNPトランジスタのコレクタとして用いることができる。

この結果、単結晶シリコン表面付近のエミックからベース中に注入されたホールは、そのままでミッタ領域下面にあるP型層のコレククに到達できるので、注入されたエミッタ電流の大部分がコレクタ電流に寄与することになる。また、コレクタ電流に寄与する電流の大部分は単結品シリコン表面近傍ではなく、バルク中を流れることになるので、

単結晶シリコン表面の加工条件に左右されることなく安定した電波増幅率を得ることが可能となる。

なお、以上の実施例においては、<100>方位のN型のシリコン基板を用いたが、他の方位あるいはP型の基板を用いても同様の効果が得られる。また、誘電体分離基板の製作においては、 K O H による異方性エッチングを用いて説明したが、他の異方性エッチャントあるいは等方性エッチャントあるいは等方性エッチャントを用いても同様の効果を持つ基板が得られることはいうまでもない。

(発明の効果)

以上のように本発明によれば、単結晶シリコン 領域における誘電体層との境界領域にコレクタ暦 との境界領域体分離基板を用いれるので、この誘電体分離基板を用いれるので、この誘電体分離基板を用いれば、 例えば、PNPトランジスタにおいては、縦型の 造を製作することが可能となり、電波増幅率の きおよび安定化あるいは通電能力の改善が可能と なり、また、絶縁ゲートバイポーラトランジスタ においては、アノード領域とボディ領域との同 パンチスルー路伏を避けることができ、オン低抗を大きく改善することが可能となるという効果が得られる。


更に、本発明によれば従来の誘電体分離基板の 製造方法を大きく変更することなく優れたデバイ ス特性を得ることが可能となるという効果が得ら れる。


4. 図面の簡単な説明


第1 図はこの発明の一実施例による誘電体分離 基板及びこの基板を用いたバイボーラPNPトランジスタの製造工程を説明するための図、第2 図は他の実施例による誘電体分離基板及びこの基板を用いた絶縁ゲートバイボーラトランジスタの製造工程を説明するための図、第3 図は従来の誘電体分離基板及びこの基板を用いたバイボーラ PNPトランジスタの製造工程を説明するための図である。

1 · · · N型単結晶シリコン基板 (支持基板)、 5 · · · シリコン酸化膜 (誘電体層)、14. 2 4 · · ・単結晶シリコン島 (単結晶シリコン領域)、12.23· · · P型拡散層 (拡散層)。 代理人 大岩 増 雄 (ほか2名)

45周平3-153044(5)







特別平3-153044(フ)

